This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MANUFACTURE OF SEMICONDUCTOR DEVICE PACKAGE

Patent Number:

JP59208756

Publication date:

1984-11-27

Inventor(s):

AKIYAMA KATSUHIKO; others: 02

Applicant(s):

SONY KK

Requested Patent:

JP59208756

Application Number: JP19830083188 19830512

Priority Number(s):

IPC Classification:

H01L23/12; H01L21/56; H01L23/48

EC Classification:

Equivalents:

JP1760995C, JP4047977B

Abstract

PURPOSE:To obtain a semiconductor device package which is excellent in heat radiation and suitable for automated manufacturing by a method wherein the semiconductor device is mounted on a substrate and, after being connected to external electrodes, enclosed integrally with resin and the substrate is selectively removed by etching.

CONSTITUTION: Au plating 12 of 1mum thickness, Ni plating 13 of 1mum thickness and Au plating 14 of 3mum are laminated on an Fe substrate 11 of 35mum thickness. A semiconducor chip 15 is mounted 16 on a portion 11g and connected 19 to external electrodes 17, 18 on the portions 11h, 11i. The transfermolding with epoxy resin 20 is carried out so as to make thickness t=1mm.. The Fe substrate is removed by etching with FeCl3 solution from the back surface 11a to complete a leadless type package 21. Bottom surfaces of the Au layers are used as external electrodes 12b, 12c and the heat radiation surface 12a. In other to mount the package 21 on a printed circuit board, only the external electrodes 12b, 12c are directly soldered to a conductor pattern on the substrate. With this constitution, a package of excellent heat radiation can be manufactured automatically by an easy and simple method.

Data supplied from the esp@cenet database - 12

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59-208756

⑤ Int. Cl.³H 01 L 23/12 21/56

23/48

識別記号

庁内整理番号 7357—5F 7738—5F 7357—5F 43公開 昭和59年(1984)11月27日

発明の数 1 審査請求 未請求

(全 5 頁)

図半導体装置のパッケージの製造方法

②特 願 昭58-83188

②出 願 昭58(1983) 5 月12日

⑫発 明 者 秋山克彦

東京都品川区北品川6丁目7番35号ソニー株式会社内

@発 明 者 小野鉄雄

東京都品川区北品川6丁目7番

35号ソニー株式会社内

⑩発 明 者 梶山雄次

東京都品川区北品川6丁目7番35号ソニー株式会社内

⑪出 願 人 ソニー株式会社

東京都品川区北品川6丁目7番

35号

個代 理 人 弁理士 土屋勝 外2名

明 細 む

1. 発明の名称

半導体装置のパッケージの製造方法

2. 特許請求の範囲

選択エッチング可能な材料から成る 基板上に半導体装置を報置し、接続用ワイヤを上記半導体装置に接続すると共にこの接続用ワイヤの外部 電極 接続部位に接続し、 次いで上記 基板上において上記 半導体装置及び上記 接続用ワイヤを一体に関脂モールドし、しかる 後上記 造板をエッチング除去することを特徴とする半導体装置のパッケージの製造方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は、半球体装置のパッケージの製造方法に関する。

背景技術とその問題点

従来、ブリント 悲坂上の爽族密度の高いパッケージとして、チップキャリアタイプのパッケージ が知られてい る。このパッケージはリードレス タイプのパッケージで、ペッケージの英面に引き 出されているハンダ付け可能な電板をブリント基 板の海体パタンに直接ハンダ付けして接続するこ とにより実装を行うものである。

とのような従来のプラスチックタイプのチップ キャリアタイブバッケージの構造を第1 図に示す。 とのパッケージ(1)は、朝箔製の電極(2)が予め形成 されているブリント基板(3)上に半導体装置を構成

特別昭59-208756(2)

するチップ(4)を報貸し、ワイヤボンデイング法により上記チップ(4)と上記電徑(2)の一端とを Auの細級から成るワイヤ(5)で接続した後、上方より液状のエボキン樹脂を満下させて硬化成形することによつて作る。

一方、上述のチップキャリアタイプパッケージ とは異なるパッケージにテープキャリアタイプパ ッケージがある。このタイプのパッケージは従来 のチップキャリアタイプパッケージよりもさらに

ることができる。なお上配外部電極部は上記接続 用ワイヤ自体が染ねていてもよいし、上記接続用 ワイヤとは別に致けられかつ上記接続用ワイヤが 接続されているものでもよい。

突施例

以下本発明に係る半導体装置のパッケージの製造方法の実施例につき図面を参照しながら説明する。

第2A図~第2D図は本発明の第1 実施例による半導体装置のパッケージの製造方法を説明するための工程図である。以下第2A個から工程原に 説明する。

まず第2A図において、厚さ35(μ)のFe 烈の結板のの上に、厚さ1(μ)のAu BOO、厚さ 1(μ)のNi 層間及び厚さ3(μ)のAu BOOを顧 次メッキして、半海体競弾を構成するチップ吗の 砂畑 部の及び外部電路部の間のそれぞれを上記 遊 被別の所定のチップ 敷盤部位(11g)及び外部電極 接続部位(11n)(11i)のそれぞれに致ける。第2 A図に示す工程終了後の上記 若板 010 の 平面 図を築 本発明は、上述の問題にかんがみ、熱放散性が 良好でかつ個類性の高い半導体装置のパッケージ の製造方法を提供することを目的とする。 発明の概要

る図に示す。次に第2B図において、上記チンプ
・ 放置部頃にチンプロを破置した後、ワイヤポロを収置した後、ワイヤポロを収置した後、ワイヤポロのから成るワイヤロと上記外部電極部間のは、第2B図において、第2B図において、第2B図の上に設けられた上記外部電極部間のは、チンプ・セールド法(移立で、公知のトランスファ・モールド法(移送)を用いて、エポキンから成る関節モールド層のを上記基板の上に形成する。なお本実施例においては、上記関脳モールド層のの厚さ tを1

次に第2C図において、Fe のみを選択的にエッチングするが樹脂モールド層凶及び Au 層似はエッチングしないエッチング液、例えば塩化第二鉄(FeC&s)溶液を用いて、透板切の延陥(11a)倒からスプレーエッチングすることにより、上記透板切を除去して、第2D図に示すリードレスタイプのパッケージのを完成させる。上記エッチングによつて露出された Au 層似の下面のうち外部

特問昭59-208756(3)

配夜部 07 08 の Au 屑 02 の下面が外部電極面 (12b) (12c) となり、またチンプ 銀 置部 08 の Au 層 02 の下面 が熱放 敬面 (12a) となる。

上述のようにして完成されたパッケージ別をプリント基板上に実装する場合には、第2D図に示す上記外部電模面(12b)(12c)をプリント基板上の導体パタンに直接ハンダ付けして接続すればよい。

上述の第1 実施例の熱放散面 (12a) は、その動作時においてチップ四から発生する熱の放散面となつている。金属の熱伝導度は非常に高いので、チップ四から発生する熱は金属製のチップ酸 虚部 個を外方に向かつて迅速に流れて、熱放散面 (12a) から放散されることによつて効果的に除去される。しかし、より効果的にチップ四の発生熱を除去するためには、広い表面積を有する放熟フィンの一部を上配熱放散面 (12a) に押し当てて空冷により熱を放散させるのが好ましい。

上述の第1突施例のパッケージのは第2A図~ 第2D図に示すような簡単な工程によつて作ると

完成させることができる。このように上記のエッテングによってチップ、は一部の及び外部では、 (11a) ~ (11f) が形成されるので、 これらの部分に 樹脂が (20a) ~ (20f) が形成される。 従って突出部 (20a) ~ (20f) によって上記ができる。 で、 (20f) によって上記がでは、 (20a) ~ (20f) によって上記がでは、 (20a) ~ (20f) によって上記がでは、 (20a) ~ (20f) によって上記ができる。 にはいる で、 (20a) ~ (20f) によって上記ができる。 にはいる で、 (20a) ~ (20f) によって上記ができるという利点ができるという利点を (20g) で、 (20g) で、 (20g) では、 (2

部 5 A 図~部 5 C 図は本発明の部 2 奥加例による半導体接位のパッケージの製造方法を説明するための工程図である。以下部 5 A 図から工程原に 低明する。

まず郊 5 Λ 図において、厚さ 3 5 (μ)の Cu

とができるばかりでなく、全ての製造工程に従来から用いられている装置を用いることができるので、テープキャリアタイプのパッケージにおいて必要な既述の特殊な装置が不要である。 従っつ安値が不要である。 従っつ安値が不要がある。 ならに上述の第1 実施例でははアア・モールド法(移送成形法)を用いている。でなく、モールドの機械化、量産化が容易であるためにパッケージを自動的に製造できるという利点を有している。

なお上述の第1実施例において、第2A図に示す場合と同様にチップ財政部間及び外部電極部の 時を設けた後に、基板即の上面を既述の FeCl。 溶液を用いて偽かにエッチングすることにより、 第4A図に示すようにチップ戦闘部 明及び外部電極部の 明の下部の基板 即に アンダーカット部 (11a) ~ (11f) を形成し、 次に第2B図~第2D図と同様な方法によつて第4B図に示すパッケージのを

製の悲板(11)の上面に公知のフォトレジストを塗布 した後に所定のパターンニングを行う。 次いで Cu のみを選択的にエッチングするエッチング液、例 えば既述のFeCl。溶液を用いて上記基板のの表面 を僅かにエッチングすることによつて、上記菇板 UDの表面にチップ 載 置 部位 (11g) 及び外 部 電 極 接 説部位(11h)(11i)をそれぞれ形成する。上記フ オトレジストを徐去した後に第5B図において、 第1 実施例と同様に、上記チップ 観燈部位 (11g) にハンダ層図を介してチップのを敬憶した後、ヮ イヤポンデイング法によつてこのチップ四と上記 外部電板接続部位 (11h) (11i) とをそれぞれ Agの 細級から成るワイヤ四で接続する。なお本典施例 においては、後述の理由により、第1 実施例で用 いたワイヤよりも径の大きいワイヤを用いた。久 に切1 実施例と同様に樹脂モールド層のを上記基 板印上に形成する。次に上記菇板印を第1実施例 と同様な方法でエッチング除去してパッケージ24 を完成させる。上記エッチングにより認出された ワイヤの場面が外部電極部のほとなり、またハ

ンダ層四の下面が熱放散逝(23a)となる。

上述のようにして完成されたパッケージのをブリントを放上に実装する場合には、第1 実施例と 同様に、第5 C 図に示す上記外部電額部の破をブリント 恭板上の 遊体パタンに直接ハング付けして 接続すればよい。 このことから 明らかなように 不 英 施 例においては ワイヤ 四の 雄 部 を その まま外 都 枢 極 部 の の は し て 用いる た め に 、 ワイヤ 四 の 径 を 氏述のように 大きくする の が 好ましい。 な お 熱 放 数 面 (23a) の 機能は 第1 実 施 例と 同様である。

脂を用いることも可能である。この場合には既述 のエッチング液としては、ヒドラジンとエチレン ジアミンとの協合液を用いればよい。 発明の効果

本党明に係る半導体整置のパンケージの製造方ではによれば、その動作時において半導体装置から 発生する然の放散性が良好でありかつ僧類性が高い小形のパンケージを、極めて循便かつ安価な方、 法によつて自動的に製造することができる。

4. 図面の循単な説明

第1 図は従来のブラスチンクタイプのチンプキャリアタイプパンケージの構造を示す断面図、 第2 A 図~第2 D 図は本発明の第1 実施例による半導体表験のパッケージの製造方法を説明するための工程図、第3 図は上配第2 A 図 C 第4 B 図は上配第1 実施例の変形例を示す上配第2 A 図~第2 D 図と同様な図、 第5 A 図~第5 C 図は本発明の第2 火施例による半導体表置のパンケージの製造方法を説明するための工程図である。

を用いることにより、Au 等の食金属を用いる 必要がなくなるという利点がある。

上述の第 1 突施例の基板の材料は選択エンチングが可能であれば Cu 等の他の金属であつてもよく、また第 2 実施例の拡板の材料も Fe 等の他の金属であつてもよい。第 1 実施例においてはさらに金属以外の材料、例えばポリイミドアミド系側

なお図面に用いた符号において、

(1)202220..... パッケージ

(4)(15 …… チップ

(5)19 ワイヤ

(11h)(11i) ····· 外部電極接続部位


070.89 外部饥極部


20 樹脂モールド層


である。


代理人 土 盛 静 , 常 包 芳 男 , 杉 油 俊 對

初間昭59-208756 (5)










第 2 D 図



第4A図

